From eb0a2b280207e2a1e90b7ac7d5095e0e3c706f00 Mon Sep 17 00:00:00 2001 From: Anhgelus Morhtuuzh Date: Sat, 29 Nov 2025 14:14:45 +0100 Subject: Cours du 24 au 28 novembre --- ...R\303\251alisation physique d'un ordinateur.md" | 34 +- .../architecture des ordinateurs/td/25-11-26.md | 105 +++++ .../architecture des ordinateurs/tme/tme8/tme.circ | 516 +++++++++++++++++++++ 3 files changed, 654 insertions(+), 1 deletion(-) create mode 100644 semestre 3/architecture des ordinateurs/td/25-11-26.md create mode 100644 semestre 3/architecture des ordinateurs/tme/tme8/tme.circ (limited to 'semestre 3/architecture des ordinateurs') diff --git "a/semestre 3/architecture des ordinateurs/3- R\303\251alisation physique d'un ordinateur.md" "b/semestre 3/architecture des ordinateurs/3- R\303\251alisation physique d'un ordinateur.md" index 16fbc94..00d81f0 100644 --- "a/semestre 3/architecture des ordinateurs/3- R\303\251alisation physique d'un ordinateur.md" +++ "b/semestre 3/architecture des ordinateurs/3- R\303\251alisation physique d'un ordinateur.md" @@ -54,4 +54,36 @@ Formellement, on a : $\text{mux2}(a,b,c) = a.\bar c+b.c$ **rattraper fin cours sur les circuits logiques** Décodeur converti une entrée $n$ bits en sortie $p$ bits -|> permet de déterminer les adresses, les champs suivants... \ No newline at end of file +|> permet de déterminer les adresses, les champs suivants... + +**Rattraper sur les autres classes de fonction** + +Horloge est la référence temporelle permettant d'ordonner les choses +|> signal qui oscille -> passe de 0 à 1 à 0 d'une manière continue en suivant des caractéristiques bien définies +|> permet d'exécuter des instructions en même temps ou à des instants différents +|> cycle est tout ce qui se passe entre deux fronts montant (i.e. contient un 1 et un 0) +|> 98% des circuits numériques sont synchrones (i.e. utilisent au moins une horloge) +-> comment faire en sorte que le signal soit assez fort partout ? +|> besoin d'avoir un temps de setup (temps que le front monte) faible et un hold plus long (temps que le front reste) + +Les éléments avec boucle sont soit stabilisant, soit oscillant +|> on utilise les éléments avec boucle qui sont stabilisants pour mémoriser +-> structures stables changent d'état en fonction d'une entrée +|> structure bistable est une boucle avec deux inverseurs + +Éléments mémorisant seront dans une zone appelée "bascules" +|> contiennent les éléments bistables qui est commandable + +**voir les diapo pour les éléments à bascule** + +Les registres dans le processeur sont représentés par des bancs +|> est un ensemble de bascule D (avec en plus une commande d'écriture) de 1 bits +|> besoin d'être sur la même horloge et avec la même commande d'écriture + +**voir le diapo pour le schéma** + +Comment on met les bonnes commandes au bon moment ? +|> possible grâce à un automate -> est la partie contrôle +(avant, on était dans la partie donnée) + +**voir le diapo pour la liste des transferts élémentaires et le déroulement de la lecture d'un programme** diff --git a/semestre 3/architecture des ordinateurs/td/25-11-26.md b/semestre 3/architecture des ordinateurs/td/25-11-26.md new file mode 100644 index 0000000..e72f90a --- /dev/null +++ b/semestre 3/architecture des ordinateurs/td/25-11-26.md @@ -0,0 +1,105 @@ +--- +tags: + - sorbonne + - in0ormatique + - architecture-des-ordinateurs + - td +semestre: 3 +--- +TME sont encore moins bons que les partiels +|> rendu semaine prochaine + +--- + +| $a$ | $b$ | $c$ | $\bar b.a.c$ | $s$ | +| --- | --- | --- | ------------ | --- | +| 1 | 1 | 1 | 0 | 1 | +| 1 | 1 | 0 | 0 | 1 | +| 1 | 0 | 1 | 1 | 1 | +| 1 | 0 | 0 | 0 | 0 | +| 0 | 1 | 1 | 0 | 1 | +| 0 | 1 | 0 | 0 | 1 | +| 0 | 0 | 1 | 0 | 0 | +| 0 | 0 | 0 | 0 | 0 | +$b+\bar b.a.c = (b+\bar b).(b+a.c) = b+a.c$ + +$(\bar a.\bar b.\bar c)+(\bar a.b.\bar c)+(\bar a.b.c)+(a.b.c)$ + +| $a$ | $b$ | $c$ | $b+a.c$ | $(a+b).(a+c)$ | +| --- | --- | --- | ------- | ------------- | +| 0 | 0 | 0 | 0 | 0 | +| 0 | 0 | 1 | 0 | 0 | +| 0 | 1 | 0 | 0 | 0 | +| 0 | 1 | 1 | 1 | 1 | +| 1 | 0 | 0 | 0 | 1 | +| 1 | 0 | 1 | 1 | 1 | +| 1 | 1 | 0 | 1 | 1 | +| 1 | 1 | 1 | 1 | 1 | + +| $a$ | $b$ | $\mathrm{xor}(a,b)$ | +| --- | --- | ------------------- | +| 0 | 0 | 0 | +| 0 | 1 | 1 | +| 1 | 0 | 1 | +| 1 | 1 | 0 | +$(\bar a.b)+(a.\bar b)$ + +$\mathrm{mux2}(a,b,c) = a.\bar c+b.c$ + +| $a$ | $b$ | $c$ | $\mathrm{mux2}(a,b,c)$ | +| --- | --- | --- | ---------------------- | +| 0 | 0 | 0 | 0 | +| 0 | 0 | 1 | 0 | +| 0 | 1 | 0 | 0 | +| 0 | 1 | 1 | 1 | +| 1 | 0 | 0 | 1 | +| 1 | 0 | 1 | 0 | +| 1 | 1 | 0 | 1 | +| 1 | 1 | 1 | 1 | +$(\bar a.b.c)+(a.\bar b.\bar c)+(a.b.\bar c)+(a.b.c)$ + +3 entrées ($u_1$ et $u_2$, $c_{in}$) +2 sorties ($s$, $c_{out}$) + +| $u_1$ | $u_2$ | $c_{in}$ | $s$ | $c_{out}$ | +| ----- | ----- | -------- | --- | --------- | +| 0 | 0 | 0 | 0 | 0 | +| 0 | 0 | 1 | 1 | 0 | +| 0 | 1 | 0 | 1 | 0 | +| 0 | 1 | 1 | 0 | 1 | +| 1 | 0 | 0 | 1 | 0 | +| 1 | 0 | 1 | 0 | 1 | +| 1 | 1 | 1 | 1 | 1 | +| 1 | 1 | 0 | 0 | 1 | +$s=(\bar u_1.\bar u_2.c_{in})+(\bar u_1.u_2.\bar c_{in})+(u_1.\bar u_2.\bar c_{in})+(u_1.u_2.c_{in})=u_1\oplus u_2\oplus c_{in}$ où $\oplus$ est $\mathrm{xor}$ (à refaire) +$c_{out}=(\bar u_1.u_2.c_{in})+(u_1.\bar u_2.c_{in})+(u_1.u_2.c_{in})+(u_1.u_2.\bar c_{in})=a.b+a.c_{in}+b.c_{in}=c_{in}.(a\oplus b)+a.b$ (à refaire) +| $i_3$ | $i_2$ | $i_1$ | $i_0$ | $a$ | $b$ | $c$ | $d$ | $e$ | $f$ | $g$ | +| ----- | ----- | ----- | ----- | --- | --- | --- | --- | --- | --- | --- | +| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | | +| 0 | 0 | 0 | 1 | | 1 | 1 | | | | | +| 0 | 0 | 1 | 0 | 1 | 1 | | 1 | 1 | | 1 | +| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | | | 1 | +| 0 | 1 | 0 | 0 | | 1 | 1 | | | 1 | 1 | +| 0 | 1 | 0 | 1 | 1 | | 1 | 1 | | 1 | 1 | +| 0 | 1 | 1 | 0 | | | 1 | 1 | 1 | 1 | 1 | +| 0 | 1 | 1 | 1 | 1 | 1 | 1 | | | | | +| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | +| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | | 1 | 1 | +$b=\overline{\bar i_3.i_2.\bar i_1.i_0}.\overline{\bar i_3.i_2.i_1.\bar i_0} = i_3+\bar a_2+\overline{a_1\oplus a_0}$ (à refaire) +$c=\overline{\bar i_3.\bar i_2.i_1.\bar i_0}$ + +$C_{out,n-1} \neq C_{out,n-2}$ + +| $C_{out,n-1}$ | $C_{out,n-2}$ | v | +| ------------- | ------------- | --- | +| 0 | 0 | 0 | +| 0 | 1 | 1 | +| 1 | 0 | 1 | +| 1 | 1 | 0 | + +| $v$ | $i$ | $r$ | +| --- | --- | --- | +| 0 | 0 | 0 | +| 0 | 1 | 1 | +| 1 | 0 | 1 | +| 1 | 1 | 0 | diff --git a/semestre 3/architecture des ordinateurs/tme/tme8/tme.circ b/semestre 3/architecture des ordinateurs/tme/tme8/tme.circ new file mode 100644 index 0000000..5b005ee --- /dev/null +++ b/semestre 3/architecture des ordinateurs/tme/tme8/tme.circ @@ -0,0 +1,516 @@ + + + This file is intended to be loaded by Logisim-evolution v4.0.0(https://github.com/logisim-evolution/). + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + + -- cgit v1.2.3